

DISCRIMINADOR DIGITAL DE FREQUÊNCIAS

Por Luiz Amaral
PY1LL/PY4LC

Este artigo apresenta um discriminador digital de frequências não linear, isto é, sua saída não é proporcional ao desvio da frequência como os discriminadores de som num detector de FM, por exemplo, mas sim '0' ou '1', se a frequência for maior ou menor que determinada frequência padrão.

Isto é muito útil no caso de detecção de sinais de FSK, onde ocorrem as duas frequências de 'marca' e de 'espaço', por exemplo, sinais de RTTY.

No circuito da Figura 1, o sinal de entrada é suposto retangular e ativa o monostável redispáravel ('retriggerable') de tempo característico τ . Como é redispáravel, sua saída **Q** permanecerá em 'alto' enquanto o período do sinal de entrada for menor que τ e em 'baixo' no caso contrário. A primeira saída se conecta à entrada **D** de um flip-flop tipo "D" com a mesma seqüência de pulsos retangulares como entrada de 'clock'. O resultado é a saída **Q** do flip-flop, que é 'alta' se o período **T** da entrada for menor que o tempo característico τ e 'baixa' no caso oposto.

Desta forma, o circuito é, na verdade, um discriminador de período e não de frequência.

A Figura 2 mostra uma implementação possível desse método com utilização de circuito da série CMOS.

A Figura 3 mostra uma interface para ser usada quando o sinal disponível for senoidal (caso normal do FSK). Para correta operação do CMOS, é necessário que se converta tal sinal em retangular. A interface amplifica o sinal e define um limiar ('threshold') acima do qual ocorre a conversão à forma retangular. Isto diminui a influência do ruído e evita que este dispare o CMOS quando não houver sinal senoidal presente.




Figura 1




Figura 2

R e **C** na Figura 2 definem o valor de τ que deve se escolhido conforme a utilização desejada. A saída está mostrada como o sinal **Q**, mas dependendo do caso, pode ser utilizado o sinal \overline{Q} . A entrada mostrada é a sensível a transições positivas, mas ligando-se esta entrada à terra, o sinal pode ser conectado à entrada negada e o circuito será sensível, então, a transições negativas. O circuito integrado pode ser o CD4538B (MC14538B) ou o CD4528B (MC14528B), dependendo do valor de τ que se deseje. Cada um deles tem seus próprios limites inferior e superior para τ e, portanto, deve ser consultada a folha de especificações dos CI's. O 4538 é de melhor qualidade e de precisão e deve ser o escolhido sempre que possível.




Figura 3

O amplificador normalmente é implementado com operacional(is), assim como o comparador que pode usar um operacional do mesmo CI (composto de vários operacionais). Como está polarizado no nível 'limiar', o comparador só muda de estado quando a senóide amplificada ultrapassa aquele valor, isto é, ruídos de baixa amplitude não geram saída. Dessa forma, a saída do comparador é perfeitamente adaptada ao circuito discriminador digital. A interface está mostrada com determinadas polaridades dos sinais, mas, obviamente, fica a critério do projetista defini-las conforme as suas necessidades.

**Por Luiz Amaral
PY1LL/PY4LC**