** Message generated by: ** FSG WinFBB Message Editor v2.0b (c)2000 FSG's JO1HDV -------------------------------------------------------- [¯¯¯ TST HOST 1.43c, UTC diff:5, Local time: Sun Sep 07 11:04:16 2008 ®®®] ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ» º FUENTES DE ALIMENTACION CONMUTADAS º º Por Osvaldo LW1DSE º ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍͼ Llega el turno de dedicarle unas l¡neas a la £ltima de las maneras comunes de exitar un MOSFET que se halla alejado el‚ctricamente del conductor com£n de masa. c) Integrados espec¡ficos "high side driver": Por cuestiones de seguridad de funcionamiento y discipaci¢n de energ¡a en forma de calor dentro de un IC, rara vez se utiliza el circuito descripto en la figura 2 del cap¡tulo 21. En su lugar se ha hecho popular un mecanismo que tengo entendido, el dise¤o ori- ginal se debe a la firma International Rectifier, si bien hoy en d¡a son va- rias las que lo producen. Vamos a tratar de explicar la idea, y despu‚s ver como se lo utiliza en la pr ctica. +12-15V | D1 OÄÄÄÄ´>ÃÄÄÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄÂÄÄÄÄÄÄÄ¿ N1 N2 ³ ³ ³ | O ÄÁÄ CBS ³ Drain | ÚÄÄÄÄÁÄÄÄÄ¿ ÄÂÄ ³ ³\ ³\ ³ ³ ³ ³ O OÄÄÄ´ OÄÄÄÄÄ´ OÄÂÄÄÄÄÄÄÄ´ÃÄÂÄÄÄoSET Q oÄ ³ ³ÄÄ´ Q1 ³ ³/ ³/ ³ C1 ³ ³ ³ ³ ÚÄ´>ÄÙ ³ PWM Ö ³ | ±R1 ³ ³ ³ ³ ³ÄÄ¿ ³ IN º ³ | ± ³ ³ ³ ³ ³ ³ ½ ³ | ³ ³ ³ ³ ³ ³ Rg ³ ³ ³\ ³ ³ - ³ ³ ³ ³ ³ÄÄÙ SCHMITT ÀÄ´ OÄÄÄ´ÃÄ(ÄÄÂoRST Q oÄÄ(ÄÄ´ ÃÄoı±±ÄÄÂÄÄ´<Ä¿ MF1 TRIGGER ³/ C2 ³ ³³ ³ ³ ³ ³ ³ ³ÄÄ´ | ³ ±ÀÄÄÄÄÂÄÄÄÄÙ ³ ³ ³ PWM ± ³ N3 | ³ ± O ³ ³ ³ OUT ± ³ | ³ ³R2 ³ FLIP ³ ³ ³ÄÄÙ ÀÄÄÄÄÄ´ | ³ ³ ³ FLOP ³ ÀÄ´<Ä¿ Q2 Rp ³ | ³ ³ ³ ³ ³ÄÄ´ ³ | ³ ³ ³ ³ ³ ³ | ÀÄÄÁÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄ´ | ³ | O Lado de bajo potencial | Lado de alto potencial | Source Figura 1: pasaje de pulsos de PWM a trav‚s de una barrera de potencial con masas comunes y "bootstrapping". La figura 1 muestra como se puede hacer el pasaje de la se¤al de PWM por v¡a de dos capacitores de peque¤o valor y de alta aislaci¢n. N1 a N3 son buffercitos, el primero de los cuales puede tener alg£n grado de hist‚resis para disminuir la influencia de ruidos captados por el conexionado de la entrada al mismo. El segundo acomoda la se¤al para la diferenciaci¢n, N3 pro- duce una rotaci¢n de 180ø en la fase de la se¤al y la acomoda para la dife- renciaci¢n. Tal acci¢n es realizada por C1 y C2 junto a R1 y R2, por medio de los dos primeros la etapa queda aislada del circuito de conformaci¢n N1 a N3. A la entrada SET y RESET del Flip Flop (FF)llegan pulsos de 12V de amplitud pero de una duraci¢n extremadamante peque¤a, uno de los cuales setea el FF, y el otro lo resetea. Sobre la salida Q se tiene recompuesta la se¤al previa- mente inyectada al circuito, con un m¡nimo retardo impuesto por los inversores N1 a N3 y el FF. Sobre la salida -Q se tiene la misma se¤al pero invertida de fase. Justamente es esta la que se utiliza para exitar el inversor de potencia Q1 y Q2, que ya sabemos como trabaja, y por medio de Rg llegan los pulsos de PWM a MF1, quien es el destinatario de este proceso y uno de los MOSFET de la etapa de salida de la fuente. D1 y Cbs son el diodo y el capacitor de boot- strapping del que ya hemos hablado. Por este medio, sobre el source de Q1 tenemos unos 12 Volts con lo que alimentamos el FF y al inversor Q1 - Q2. Existe un mecanismo para hacer que si por alguna raz¢n ajena al circuito, la tensi¢n de alimentaci¢n no fuera lo suficientemente grande como para exitar plenamente la compuerta de MOSFET, entonces el FF queda permanentemente se- teado, y por lo tanto la salida del inversor siempre a cero de manera de mantenerlo bloqueado y prevenir funcionamiento err tico del mismo. Todo este sistema descripto en la figura 1 puede ilustrarse con los oscilogramas te¢ricos de la figura 2: ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄ¿ ÚÄÄÄ Entrada de ³ ³ ³ ³ ³ ³ ³ ³ ³ PWM y salida ³ ³ ³ ³ ³ ³ ³ ³ ³ de N2 ³ ³ ³ ³ ³ ³ ³ ³ ³ ---------------------- -------------------------------------- ÚÄÄÄÄÄÄÄ¿ ÚÄÄÄ ÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ Salida de N3 ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ---------------------- -------------------------------------- ³ ³ ³ ³ ³ Entrada SET FF ³ ³ ³ ³ ³ ³\ ³\ ³\ ³\ ³\ ---------------------- -------------------------------------- ³ ³ ³ ³ Entrada RST FF ³ ³ ³ ³ ³\ ³\ ³\ ³\ ---------------------- -------------------------------------- ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄ¿ ÚÄÄÄ Q FF ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ---------------------- -------------------------------------- ÚÄÄÄÄÄÄÄ¿ ÚÄÄÄ ÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄ¿ - ³ ³ ³ ³ ³ ³ ³ ³ Q FF ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ---------------------- -------------------------------------- ÚÄÄÄ¿ ÚÄÄÄ¿ ÚÄÄÄÄÄÄÄ¿ ÚÄÄÄÄÄÄÄ¿ ÚÄÄÄ GATE MF1 ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ---------------------- -------------------------------------- Figura 2: Formas de onda del circuito de la fig. 1. Se puede observar que la salida queda perfectamente recompuesta luego del pasaje. La ventaja de este sistema, es que no es necesario utilizar opto- acopladores en el pasaje de la se¤al de control del MOSFET, y por lo tanto la velocidad de tranferencia es m s elevada. La desventaja es que exige conti- nuidad del circuito de masa de alta tensi¢n con la de la generaci¢n del PWM. Todo este mecanismo, con algunos aditamentos suelen venir dentro de un circuito integrado, capacitores incluidos, y normalmente soportan hasta unos 600V de trabajo entre la entrada y la salida, y unos 15V m s para el circuito de bootstrapping. Entre esos aditamentos se suelen disponer de se¤alizaciones en sentido inverso, es decir, del lado de alta tensi¢n hacia el de baja por medio de optoacopladores, de situaciones an¢malas, como ser: baja tensi¢n de bootstrapping, compuerta del MOSFET en cortocircuito, sobreconsumo en el cir- cuito de drain del MOSFET principal, etc. Muchos de ellos, incluyen adem s, de un canal de exitaci¢n para el MOSFET inferior del Half Bridge, de manera que se pueden compensar las demoras del canal superior mediante el agregado de retardos similares en el canal inferior. De esta forma, con un solo inte- grado logramos exitar un par de MOSFET's para manejar hasta 600V entre drenaje del superior y fuente del inferior. Algunos traen incorporados sistemas de inhabilitaci¢n externa del integrado, de manera de cancelar la salida de pulsos desde el exitador Q1 y Q2 hacia el MOSFET. Unos, incluyen una entrada exclusiva para cada canal, mientras que otros proveen una inversi¢n incorpora- da para exitar cada MOSFET principal 180ø fuera de fase, con una entrada simple. +12V o Dbs ³ ÃÄÄÄÄÄÄÄÄÄÂÄÄ´>ÃÄÄÂÄÄÄÄÄÄÄÄÄÄ¿ Cbp ³ ³ ³ ³ Cbs ÄÁÄ o o ÄÁÄ ÄÂÄ ÚÄÁÄÄÄÄÄÄÄÁÄ¿ ÄÂÄ ³ ³ V B ³ ³ o ++B (hasta 600 V) ³ ³ D O ³ ³ ³ ³ ³ D T ³ ³ ³ ³ ³ ³ Rg1 ³ ³ÄÄÙ ³ ³ OUT1 ÃoÄÄı±±Ä(ÄÄ´<Ä¿ MF1 ³ ³ ³ ³ ³ÄÄ´ oÄÄÄÄ(ÄÄ>ÄÄÄo´IN ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ ³ Salida ³ ³ SC1 ÃoÄÄÄÄÄÄÄÁÄÄÄÄÄÅÄÄÄÄo Half ³ ³ ³ ³ Bridge. oÄÄÄÄ(ÄÄ>ÄÄÄo´INH ³ ³ ³ ³ ³ Rg2 ³ÄÄÙ ³ ³ OUT2 ÃoÄÄı±±ÄÄÄÄ´<Ä¿ MF2 ³ ³ ³ ³ÄÄ´ ³ ³ ³ ³ oÄÄÄÄ(ÄÄ<ÄÄÄo´FAULT ³ ³ ³ ³ SC2 ³ ³ ³ ³ ÃoÄÄÄÄÄÄÄÄÄÄÄÄÄ´ ³ ³ GND ³ ³ ³ ÀÄÄÄÄÄÂÄÄÄÄÄÙ ± ³ o ± Rsc ³ ³ ± oÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÄÁÄÄo --B Figura 3: un exitador de half bridge gen‚rico que utiliza el principio de funcionamiento de la fig.1 En la figura 3 vemos un esquem tico de un integrado driver de halff bridge que utiliza el principio de funcionamiento enunciado en par grafos anteriores. En ella se puede apreciar la sencillez del circuito, pero a costa de poca flexibilidad del dise¤o. Cbp es el tradicional capacitor de desacoplo del integrado (paralelo de varios valores de electrol¡ticos, tantalios, multi- capa, poli‚ster, etc.). Dbs y Cbs son el diodo y el capacitor de bootstrapping, similares a los de la figura 1 y que prestan el mismo servicio. MF1 y MF2 son, como hasta ahora, los MOSFET's de potencia de la fuente. En el integrado, podemos observar, una entrada de gatillo para los MOSFET's de salida (IN), una entrada de inhibici¢n (INH), y una salida de falla (FAULT). La primera provee de la se¤al de PWM cuyos destinatarios son los MOSFET's. Una salida (OUT1) act£a fuera de fase con respecto a la otra (OUT2). La inhibici¢n, bloquea las dos salidas simult nea e independiente- mente del estado de la entrada IN. Su objeto es paralizar ambas salidas, de manera que ning£n MOSFET est  activo, ergo la salida no tiene tensi¢n definida (ni a ++B ni a --B. Esto usualmante se denomina Three State o tercer estado o estado de alta impedancia). La salida de FAULT se pondr  en 1 l¢gico (por ejemplo), si se detecta un sobreconsumo sobre la etapa de salida v¡a el sensado de corriente que se obtiene sobre un resistor dispuesto a tal efecto (Rsc), una baja tensi¢n en el circuito de bootstrapping (con lo cual no se puede garantizar una correcta exitaci¢n del MOSFET correspondiente, o un cortocircuito en una compuerta de alguno de los MOSFET's. Como ejemplo concreto de este tipo de circuitos, se pueden mencionar la serie de ST Microelectronics, el L6384, L6385, L6386, L6387, y L6388, los cuales forman una familia de drivers de half bridge £tiles tanto para fuentes conmutadas como para comandar MOSFET o IGBT's para inversores de frecuencia en variadores electr¢nicos de velocidad para motores asincr¢nico mono y trif sicos. En los mismos, cada uno de ellos tiene un conexionado parecido, pero cambia el tipo de se¤ales que se manejan desde la entrada. Normalmente, los dos MOSFET tienen una entrada independiente en el IC, pues el circuito que present‚ en la figura 3 no permite incluir un dead time, de manera que ser¡a peligroso su uso en la vida real. Con dos entradas independientes, si es posible hacerlo. No obstante, hay algunos IC de este tipo que generan inter- namente su propio dead time. Lo expuesto en la figura 3 es s¢lo a t¡tulo ilustrativo. Fin cap¡tulo # 24 ÉÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ » º Osvaldo F. Zappacosta. Barrio Garay (GF05tg) Alte. Brown, Bs As, Argentina.º º Mother UMC æPC:AMD486@120MHz 32MbRAM HD SCSI 4.1Gb MSDOS 7.10 TSTHOST1.43C º º Bater¡a 12V 70AH. 6 paneles solares 10W. º º oszappa@yahoo.com ; oszappa@gmail.com º ÈÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍÍ ¼ LW8DJW BBS 145070 mhz BUENOS AIRES ARGENTINA GF05TH OPERADOR: JORGE M LOPEZ Mail jorgelopez07@hotmail.com