QUEBRANDO A CABEÇA E
ESTUDANDO O PLL QUEBRANDO A CABEÇA E
ESTUDANDO O PLL
PHASE LOCKED LOOP – PLL EM SINTETIZADOR DE FREQÜÊNCIA
O PLL é um circuito de controle com feedback (realimentação) sensível à fase ou freqüência.
Ele consiste de 3 partes básicas: Um detector de fase, um filtro passa baixa (F.P.B) e um oscilador controla por voltagem (VCO).
No PLL a fase ou freqüência do sinal realimentado (feedback) na saída do VCO, é comparada com um sinal de referencia de entrada. Se há uma diferença de fase ou freqüência entre os dois, um sinal de erro é gerado pelo detector de fase. Esse sinal é filtrado pelo F.P.B em uma voltagem CC de controle que é usada para controlar a freqüência do VCO. Se os sinais de entrada e saída são iguais, o PLL ainda opera de modo que eles estão fora de fase. O detector de fase produz uma voltagem de saída que é proporcional à diferença de fase entre os sinais de entrada e saída. A tensão CC de saída do F.P.B atua no VCO fazendo com que a freqüência do VCO seja exatamente igual à de entrada. Se a freqüência do sinal de entrada muda, o detector de fase sentirá a mudança e produzirá uma mudança na voltagem de saída do F.P.B. Assim, naturalmente, muda a freqüência de saída do VCO. A mudança na freqüência de saída do VCO está na direção tal que a diferença de fase será minimizada. Em outras palavras, a freqüência de saída acompanhará e eventualmente tornar-se-á igual à freqüência do sinal de entrada.
Se não há sinal de referencia de entrada aplicado ao detector de fase, a saída do F.P.B será zero. O VCO então gerará um sinal de saída cuja freqüência será estritamente uma função do circuito do VCO. Isto é chamado de freqüência “free-running”(fo). Agora se um sinal de referencia de entrada cuja freqüência está próxima da freqüência “free-running”(fo) do VCO é aplicado na entrada, o detector de fase gerará uma voltagem de saída proporcional à diferença de freqüência. Este sinal é então filtrado, obtendo uma tenção CC resultante de controle aplicada ao VCO. A voltagem de controle é tal que força a freqüência do VCO mover na direção que reduz a amplitude do sinal de erro. Isto significa que a freqüência do VCO mudará até ela ser igual à freqüência de referencia de entrada. Quando esta condição ocorre, os sinais de entrada e saída estão sincronizados ou “Locked” (fechado). Neste tempo, os sinais de referencia de entrada e saída do VCO são iguais em freqüência, mas diferentes em fase. Essa diferença de fase entre esses dois sinais que causa o detector de fase produzir uma tensão de erro na entrada do VCO para segurar o PLL “Locked” no sinal de entrada. Mudando a freqüência do sinal de referencia de entrada, naturalmente, fará com que a saída do VCO acompanhe o sinal de entrada acima ou abaixo de seu prévio valor.
O range de freqüências sobre o qual o PLL acompanhará um sinal de entrada e permanecerá “Locked” é conhecido como o range de lock. Isto é uma banda de freqüências acima ou abaixo da freqüência free-running do VCO. O PLL pode acompanhar e “Lockar” dentro de qualquer freqüência de entrada neste range.
Se um sinal de referencia de entrada fora do range de Lock do PLL é aplicado, o PLL simplesmente produzirá uma saída em sua freqüência de free-running (fo). Entretanto, se o sinal de entrada é variado tal que ele se torna perto da freqüência free-running, o PLL eventualmente capturará o sinal de entrada. Isto significa que o circuito do PLL pode agora funcionar corretamente onde o detector de fase pode produzir um sinal de erro que forçará a freqüência do VCO para ser igual à freqüência de entrada. Quando a freqüência de referencia de entrada tornar-se próxima o bastante à freqüência do VCO, este efeito de captura acorre e uma condição “Locked” eventualmente acontece. Em tais condições, a saída do VCO acompanhará as variações da freqüência de entrada dentro do range de lock.
O range de freqüência sobre o qual um PLL pode capturar um sinal é conhecido como range de captura. Como o range de lock, ele é centrado na freqüência free-running. Entretanto, o range de captura é geralmente mais estreito do que o range de lock.
Esta seletividade de freqüência, característica do PLL, possibilita ao mesmo funcionar como filtro passa banda. Por causa dessas características, o PLL é um excelente regulador de sinal, que pode eliminar ruídos presentes num sinal de entrada e também interferências indesejáveis. O PLL não somente provê filtragens, mas também pode acompanhar as mudanças de freqüência de entrada. Isto é uma das muitas aplicações do PLL.
Uma aplicação comum do PLL é como demodulador de freqüência. Visto que o PLL pode rapidamente acompanhar mudanças na freqüência de entrada, ele é largamente usado em aplicações de FM.
Se uma portadora modulada em freqüência é aplicada na entrada, o VCO a acompanhará, se o desvio de freqüência do sinal de entrada permanecer dentro do range de lock. O VCO segue o sinal por causa da voltagem de erro produzida pelo detector de fase e o FPB força o VCO a acompanha-lo. A saída do VCO deve ser idêntica ao sinal de FM de entrada, se o Loop permanecer locked.
O VCO gera a portadora que está modulada em freqüência pelo sinal de erro. Por esta razão, o sinal de erro deve ser igual ao sinal de áudio ou outras informações moduladas na entrada.
O sinal de saída do FPB então é o sinal original de modulação. Veja a figura 2 abaixo.
Desde que o VCO tenha uma relação linear de voltagem / freqüência, a saída é uma representação não distorcida da informação originalmente usada para modular em freqüência o carrier.
O PLL é sem duvida o melhor demodulador de FM disponível. Sua seletividade de freqüência, linearidade e boa relação sinal/ruído são muito superiores ao convencional discriminador e outras formas de detectores de FM.
Um sintetizador de freqüência é uma fonte de sinal muito estável, que pode ser variada sobre um range específico de freqüência, usualmente em definidos incrementos ou passos.
A grande vantagem de um sintetizador PLL é sua habilidade para gerar um largo range de freqüências com grande exatidão usando somente uma simples fonte estável de referencia.
Um sintetizador PLL com um simples cristal de referencia pode rapidamente gerar mais de 100 freqüências que são tão estáveis quanto a simples freqüência do cristal de referencia.
A figura 3 mostra o diagrama de blocos básico de um sintetizador PLL.
A diferença primária entre um sintetizador e um PLL Standard é que um cristal oscilador estável é usado no lugar da fonte de referencia de entrada. Em adição, um divisor binário de freqüência é conectado no caminho de realimentação (feedback) entre a saída do VCO e a entrada do detector de fase. O divisor de freqüência é um circuito digital feito com Flip-Flop ou contadores.
Para realizar uma mudança de freqüência, a relação de divisão de freqüência é feita variável. Mudando a relação de divisão de freqüência em passos, a freqüência de saída pode ser variada em discretos incrementos. Com a relação de divisão de freqüência fixa, a saída do PLL permanece locked e é tão estável quanto à fonte de referência de entrada. Se a relação de divisão de freqüência é mudada, uma diferença de fase será detetada, e com isso provoca o VCO a mudar para uma nova freqüência de saída.
Em um sintetizador PLL, a freqüência de saída é uma função da freqüência do cristal de referência e da relação de divisão de freqüência. Note a relação entre freqüência de referência e da relação e a divisão dos sinais da figura abaixo.
O sinal de referência é de 1MHz. A freqüência de saída do VCO é 10MHz. Esta saída é dividida por 10 resultando uma freqüência de 1MHz que é aplicada ao detector de fase.
Com os dois sinais iguais na entrada do detector de fase, a saída é locked e permanecerá em 10MHz. Mudando a relação de divisão para dividir por 9, causará o sinal de saída do VCO para ir a 9MHz. A razão para isto é simples, que para a entrada do detector de fase ver 1MHz do divisor de freqüência, a saída deve mudar ou acompanhar para 9MHz. Assim, mudando a relação de divisão de freqüência muda a freqüência de saída. Note também que o incremento de mudança é igual à freqüência de referência de entrada.
Na figura acima se nota que a freqüência de saída é o múltiplo da freqüência de referência. Por esta razão, o PLL é um excelente multiplicador de freqüência. O fator de multiplicação é determinado pela relação de divisão.
MELHORIAS NO SINTETIZADOR DE FREQÜÊNCIA – PLL
Na técnica simples acima usa um oscilador a cristal para gerar a freqüência de referência de entrada, um VCO para produzir um sinal de saída e um detector de fase e filtro para prover o sinal de correção para assegurar o “tracking”. Um contador de freqüência programável (divisor) no loop permite o ajuste de freqüência de saída para qualquer múltiplo desejado da freqüência de entrada.
Um contador programável complexo para trabalhar em freqüências altas (>200MHz) é muito caro. Para reduzir o custo do projeto e para operação em VHF, por exemplo, pode-se utilizar um mixer ou um prescaler. No circuito com mixer (fig.5), é inserido entre o VCO e divisor “N” na rede de feedback, um misturador que recebe a freqüência do VCO e de um oscilador a cristal, sendo a freqüência de saída igual à diferença das duas freqüências de entrada do mixer. Com um prescaler (fig.6), um divisor “P” fixo também é inserido na rede de feedback. Os dois circuitos têm a função de reduzir a freqüência na entrada do divisor programável.
Um largo range de freqüências de operação pode ser alcançado usando um “Dual Modulus Prescaler” conforme figura 7.
FIG.7 – UTILIZANDO DUAL MODULUS PRESCALER
PRESCALER = Circuito Integrado Divisor Para Alta Freqüência
DUAL MODULUS = Circuito Integrado PLL
FO = Freqüência de Saída
N = Divisor Programável
A = Divisor Programável
FR = Freqüência de Referência
P = Divisor 64
CÁLCULOS
DT (Divisão Total) = (Divisor P x Divisor N) + Divisor A
Na prática se resume em duas divisões aritméticas. Por exemplo, para a freqüência de saída do VCO igual a 155,370 MHz, a primeira divisão é feita como segue:
DT = FO (em Hz) ¸ FR (em Hz)
DT = 155370000 ¸ 10000 = 15537
15537 é a divisão total da conjugação dos 3 divisores P,N e A. A segunda divisão é mais simples e é feita como segue:
DT = (DIVISOR P x DIVISOR N) + DIVISOR A
Como P é fixo em 64, e DT já foi calculado, para se achar o valor de N dividimos assim:
DIVISOR N = DT ¸ DIVISOR P => N = 15537 ¸ 64 = 242,....
O resultado é um valor inteiro, 242 no exemplo, com uma parte fracionária que não interessa e deve ser desprezada.
O divisor A é o resto da divisão 15537 por 64, que é 49. Isto porque 242 x 64 = 15488, logo 15537(DT) – 15488 = 49.
Logo DT = (P x N) + A => DT = (64 x 242) + 49 = 15537
O exemplo acima ficou da seguinte forma:
FO = Freqüência de Saída = 155,370 MHz
N = Divisor Programável = 242
A = Divisor Programável = 49
FR = Freqüência de Referência = 10 KHz
P = Divisor 64
O exemplo que foi dado é baseado no PLL MC145152 e Prescaler MC12017, ambos da motorola que infelizmente estão obsoletos, mas, ainda são encontrados no comércio em São Paulo.
Elaborado por: PY2CSY - Francisco Filho
Contato: py2csy(arroba)yahoo.com.br arroba => @
Inicio da contagem de acessos a este artigo em 17/08/2013
