|
Nel progetto
è stato scelto un Fattore di Divisione di 1/128 che permetterà, come
vedremo, di avere uno STEP minimo di 500khz sulla impostazione della
frequenza e facendo lavorare l' MC145151 a circa 20MHz. Allo stesso modo i
piedini RA0, RA1 ed RA2 (pin 5,6 e 7) del MC145151 determinano il Fattore
di Divisione rapportato alla Frequenza dello Oscillatore di
Riferimento del PLL. Nel nostro caso è stato scelto un Fattore di
Divisione Totale pari a 2048 modificabile tramite diverso settaggio dei
pins citati. Per il settaggio dei Dip-Switch dovrà essere per
prima cosa determinato lo STEP MINIMO di frequenza secondo la seguente
formula:
Nel nostro caso avremo:
F_step = (8/2048) * 128 = 0,5 Mhz Questo dato ci permettera` di costruire
la tabella inerente il PESO di ognuno dei 14 ingressi paralleli del PLL,
ovvero da N0 a N13, tramite: N(x) = 2x * F_Step ovviamente X e` il
numero dell'ingresso N considerato nell'intervallo da 0 a 13. Ecco quanto
ne consegue: Per impostare ora i Dip-Switch sulla
nostra frequenza operativa si usera` il seguente metodo: a)
porre tutti i dip-switch ad ON ed annotare.
Analizzando
accuratamente le caratteristiche del PLL ho riscontrato diverse
possibilità di variare la frequenza di uscita. La tabella di binario
qui sotto, evidenzia in grassetto i ponticelli da eseguire per chi volesse
modificare il proprio trasmettitore. Sommando il Valore di frequenza
corrisponde alla condizione, Avremmo :
1024+128+64+16+8=
1.240 MHz
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||