**********************************
* Configuration et BUS *
**********************************
1. Affectation de la memoire centrale
/------------------------\ \ \
| 64ko BIOS |FFFFFFH | |
| carte mere |FF0000H |zone dupliquee|
|------------------------| | de 0E0000H |
|Libre extension |FEFFFFH | a 0FFFFFH |
|BIOS carte mere |FE0000H | |
|------------------------| / |
| |FDFFFFH |
| Libre | |
| extension RAM systeme | |
| |100000H |
|------------------------| /
| 128ko BIOS |0FFFFFH \
| ROM carte mere | |
| |0E0000H |
|------------------------| |
| Libre extension |0DFFFFH |
| BIOS cartes ext |0C8000H |
|------------------------| |
| 32ko |0C7FFFH | 1Mo
| extension BIOS | |
| ROM video VGA | |
| |0C0000H |
|------------------------| |
| 256ko |0BFFFFH |
| RAM video | |
| |0A0000H |
|------------------------| |
| 128ko |09FFFFH |
| extension RAM systeme| |
| |080000H |
|------------------------| |
| 512ko RAM Systeme |07FFFFH |
| |000500H\ |
| | | Reserve BIOS |
\------------------------/000000H/ /
2. Affectation des entrees/sorties
En raison de l'architecture de la carte mere, seules les adresses
entrees/sorties 0000H a 03FFH sont utilisees ; les adresses superieures a
03FFH sont situees dans le meme champ modulo 400H que celles de la carte
mere (par exemple 0400H est la meme adresse que 0000H de la carte mere).
-Carte mere
0000H a 001FH Controleur DMA, canaux 8 bits No0 a 3
0020H a 003FH Controleur d'interruption 8259 maitre
0040H a 005FH Compteur-sequenceur 8254
0060H a 007FH Divers
- 0060H et 0064H Interface clavier 8042
- 0061H Registre de controle HP et validation NMI parite interne et
externe
- 0070H Registre masque NMI
- 0070H et 0071H horloge dateur programmable
0080H a 009FH Registre de page DMA
00A0H a 00BFH Controleur d'interruption 8259 esclave
00C0H a 00DFH Controleur DMA , canaux 16 bits No5 a 7
00E0H a 00FFH Coprocesseur mathematique 80287
0378H a 037FH Int. imprimante // No2,
03F0H a 03F7H Interface disquette FDC9268
03F8H a 03FFH Interface serie RS232C COM1
-Extensions
0100H a 01EFH Libre
01F0H a 01F7H Carte disque
01F8H a 01FFH Libre
0200H a 020FH Reserve manette de jeu (Joystick)
0210H a 0217H Libre
0218H a 021FH Reserve RAM Page (config. par defaut)
0220H a 022FH Libre
0230H a 023FH Libre
0240H a 0277H Libre
0278H a 027FH Reserve Int. imprimante // No3
0280H a 02E7H
02E8H a 02EFH Reserve interface asynchrone V24 No3
02F0H a 02F7H Reserve
02F8H a 02FFH Reserve interface asynchrone V24 No2.
0300H a 0327H Reserve
0330H a 0369H Libre
0380H a 03AFH Libre
03B0H a 03DFH Interface video
03E0H a 03EFH Libre
03F7H Carte controleur disque
0400H a FFFFH Attention ! image du champs 0000H-03FFH sur la carte mere
modulo 400H.
3. Affectation des demandes d'interruption
-IRQ0 : Horloge temps reel (18,2Hz), sortie timer 8254 voie 0.
-IRQ1 : Interface clavier .
-IRQ2 : Reserve mise en serie controleur d'interuption 8259 No2
-IRQ8 : Horloge dateur programmable 146818.
-IRQ9 : Cartes extension.
-IRQ10 : Cartes extension
-IRQ11 : Cartes extension.
-IRQ12 : Cartes extension.
-IRQ13 : Coprocesseur 80287 (erreur)
-IRQ14 : Cartes extension (carte disque)
-IRQ15 : Cartes extension.
IRQ3 : Voie serie No2 (COM2).
IRQ4 : Voie serie No1 (COM1).
IRQ5 : Cartes extension.
IRQ6 : Controleur disquettes .
IRQ7 : Cartes extension.
4. Affectation des canaux DMA
controleur 8237 No1 :
- Canal 0 : Libre cartes extension (SCSI).
- Canal 1 : Libre cartes extension (reseaux).
- Canal 2 : Interface disquette.
- Canal 3 : Cartes extension.
controleur 8237 No2 :
- Canal 4 : chainage du controleur No1
- Canal 5 : Libre cartes extension
- Canal 6 : Libre cartes extension
- Canal 7 : Libre cartes extension
Les canaux 0 a 3 permettent les transferts sur 8 bits, les canaux 5 a 7
des transferts sur 16 bits.
5. Configuration des cartes extension
Outre les cartes extensions diffusees par le constructeur de la machine,
l'unite centrale peut recevoir certaines cartes extensions developpees par
d'autres societes a condition que ces cartes soient compatibles au
standard et qu'elles n'entrent pas en conflit avec la configuration du
systeme.
Dans tous les cas, lors de la mise en place d'une carte extension, il faut
verifier qu'il n'y a pas de conflit avec :
- les adresses de la memoire morte du BIOS et des extensions du BIOS des
autres cartes,
- les adresses de la memoire vive utilisateur,
- les adresses de la memoire video,
- les adresses des ports d'entrees-sorties,
- les niveaux d'interruption IRQx,
- les canaux d'acces direct memoire DRQx, DACKx,
utilises par la carte mere et les autres cartes extension.
5. BUS extension
CARACTERISTIQUES DU BUS DES CARTES EXTENSION
- 24 bits d'adresse memoire (16 Mo d'adressage).
- 16 bits de donnees.
- Selection d'acces en 8 ou 16 bits de donnees.
- Espace d'adressage E/S de 0100H a 03FFH (Attention car certaines
adresses de ce champ sont deja utilisees sur la carte mere).
- 11 niveaux d'interruptions (3,4,5,6,7,9,10,11,12,14,15).
- 7 canaux DMA,3 en 16 bits (5,6,7), et 4 en 8 bits (0 a 3).
- signal de controle 0 Wait State (suivant PC/AT).
- systeme de rafraichissement par les cartes extension.
- emplacements pour cartes extension, 8 et 16 bits.
------ ------
| || | | || |
|||||| ||||||
B1|||||| ||||||A1
|||||| ||||||
B2|||||| ||||||A2
|||||| ||||||
B3|||||| ||||||A3
|||||| ||||||
B4|||||| ||||||A4
|||||| ||||||
B28|||||| ||||||A28
|||||| ||||||
B29|||||| ||||||A29
|||||| ||||||
B30|||||| ||||||A30
|||||| ||||||
B31|||||| ||||||A31
|||||| ||||||
|||||| ||||||
| || | | || |
------ ------
------
| || |
||||||
D1||||||C1
||||||
D2||||||C2
||||||
3
||||||
D16||||||C16
||||||
D17||||||C17
||||||
D18||||||C18
||||||
||||||
| || |
------
- Brochage connecteurs cartes extension
||||||
Connecteur 8 bits (IO channel)
|-----------------------------------------------|
| CONNECTEURS 8 BITS CARTES EXTENSION |
|------|---|-----------|||------|---|-----------|
|Broche|E/S| Signal |||Broche|E/S| Signal |
|------|---|-----------|||------|---|-----------|
| A1 | E |IOCHK* ||| B1 | |masse |
| A2 |E/S|CDATA7 ||| B2 | S |RESET DRIVE|
| A3 |E/S|CDATA6 ||| B3 | |+5V |
| A4 |E/S|CDATA5 ||| B4 | E |IRQ9 |
| A5 |E/S|CDATA4 ||| B5 | |-5V |
| A6 |E/S|CDATA3 ||| B6 | E |DRQ2 |
| A7 |E/S|CDATA2 ||| B7 | |-12V |
| A8 |E/S|CDATA1 ||| B8 | |0WS |
| A9 |E/S|CDATA0 ||| B9 | |+12V |
| A10 | E |I/OCHRDY ||| B10 | |masse |
| A11 | S |AEN ||| B11 | S |SMEMWR* |
| A12 | S |CA19 ||| B12 | S |SMEMRD* |
| A13 | S |CA18 ||| B13 | S |IOWR* |
| A14 | S |CA17 ||| B14 | S |IORD* |
| A15 | S |CA16 ||| B15 | S |DACK3* |
| A16 | S |CA15 ||| B16 | E |DRQ3 |
| A17 | S |CA14 ||| B17 | S |DACK1* |
| A18 | S |CA13 ||| B18 | E |DRQ1 |
| A19 | S |CA12 ||| B19 | S |REFRESH* |
| A20 | S |CA11 ||| B20 | S |SYSCLOCK |
| A21 | S |CA10 ||| B21 | E |IRQ7 |
| A22 | S |CA9 ||| B22 | E |IRQ6 |
| A23 | S |CA8 ||| B23 | E |IRQ5 |
| A24 | S |CA7 ||| B24 | E |IRQ4 |
| A25 | S |CA6 ||| B25 | E |IRQ3 |
| A26 | S |CA5 ||| B26 | S |DACK2* |
| A27 | S |CA4 ||| B27 | S |T/C |
| A28 | S |CA3 ||| B28 | S |BALE |
| A29 | S |CA2 ||| B29 | |+5V |
| A30 | S |CA1 ||| B30 | S |OSC |
| A31 | S |CA0 ||| B31 | |masse |
|------|---|-----------|||------|---|-----------|
|-----------------------------------------------|
| CONNECTEURS 16 BITS CARTES EXTENSION |
|------|---|-----------|||------|---|-----------|
|Broche|E/S| Signal |||Broche|E/S| Signal |
|------|---|-----------|||------|---|-----------|
| C1 | S |SBHE* ||| D1 | S |MEMCS16* |
| C2 | S |CXA23 ||| D2 | S |IOCS16* |
| C3 | S |CXA22 ||| D3 | E |IRQ10 |
| C4 | S |CXA21 ||| D4 | E |IRQ11 |
| C5 | S |CXA20 ||| D5 | E |IRQ12 |
| C6 | S |CXA19 ||| D6 | E |IRQ15 |
| C7 | S |CXA18 ||| D7 | E |IRQ14 |
| C8 | S |CXA17 ||| D8 | S |DACK0* |
| C9 | S |MEMRD* ||| D9 | E |DRQ0 |
| C10 | S |MEMWR* ||| D10 | S |DACK5* |
| C11 |E/S|CDATA8 ||| D11 | E |DRQ5 |
| C12 |E/S|CDATA9 ||| D12 | S |DACK6* |
| C13 |E/S|CDATA10 ||| D13 | E |DRQ6 |
| C14 |E/S|CDATA11 ||| D14 | S |DACK7* |
| C15 |E/S|CDATA12 ||| D15 | E |DRQ7 |
| C16 |E/S|CDATA13 ||| D16 | |+5V |
| C17 |E/S|CDATA14 ||| D17 | E |MASTER* |
| C18 |E/S|CDATA15 ||| D18 | |masse |
|------|---|-----------|||------|---|-----------|
SIGNAUX DU BUS D'EXTENSION
-Signaux des connecteurs 8 bits
IOCHCK* : (E). Actif a l'etat 0, cette ligne indique une erreur sur une
carte extension (par exemple parite) ; elle provoque une interruption de
type NMI lorsqu'elle est validee, si le bit b3 du port E/S 0061H est a
1.
CDATA7 a CDATA0 : (E/S). Bus de donnees bidirectionnel.
IOCHRDY : (E). Forcee a l'etat 0, cette ligne permet a une extension de
rallonger les temps de cycle CPU par des multiples de l'horloge CPU
(execution de cycles WAIT par le processeur tant que IOCHRDY=0).
AEN : (Adress ENable: Adresses valides). (S). Cette ligne, active a l'etat
1, indique que le controleur DMA 8237 a obtenu l'acces au bus systeme.
CA19 a CA0 : (E/S). Bus d'adresse systeme.
RESET DRIVE : (S). Signal d'initialisation du systeme.
IRQ2 a IRQ7 : (E). Signaux de demande d'interruption geres par le
controleur d'interruption 8259. Actif sur un front montant, le signal
doit rester stable jusqu'au moment de l'acquittement.
DRQ1 a DRQ3 : (E). Lignes de demande d'acces direct memoire DMA canal 1 a
3 le signal doit rester actif a 1 jusqu'a reception du signal
d'acquittement correspondant.
SMEMWR* : (S). Actif a l'etat 0, ce signal est une commande d'ecriture
d'une donnee dans la memoire (adresse inferieure au 1x Mo).
SMEMRD* : (S). Actif a l'etat 0, ce signal est une commande de lecture
d'une donnee dans la memoire (adresse inferieure au 1x Mo).
IOW* : (E/S). Actif a l'etat 0, ce signal est une commande d'ecriture
d'une donnee dans un peripherique d'entrees/sorties.
IOR* : (E/S). Actif a l'etat 0, ce signal est une commande de lecture
d'une donnee dans un peripherique d'entrees/sorties.
DACK1* a DACK3* : (S). Signaux d'acquittement d'une demande d'acces DMA
canal 1 a 3. Ces lignes sont actives a l'etat 0.
SYSCLCK : (S). Signal d'horloge du systeme (f=8 ou 12MHz par exemple).
T/C : (Terminal Count: fin de comptage) (S). Impulsion de fin de cycle
DMA, lorsque le registre comptage courant d'un canal du 8237 atteint
FFFFH.
BALE : (S). (Adress Latch Enable: echantillonnage des lignes d'adresses).
Il permet aux circuits connectes sur le bus extension d'echantillonner
les signaux d'adresse sur le front descendant de ALE (en acces DMA, ALE
= AEN).
OSC : (S). Signal d'horloge de frequence 14,31818 MHz c'est l'horloge qui
est utilisee comme reference pour le calcul d'un temps ou la generation
d'un balayage.
REFRESH* : (S). Signal de rafraichissement des memoires DRAM situees sur
les cartes extension ou sur la carte mere.
- Signaux des connecteurs 16 bits
SBHE* : (E/S). Signal bus de donnees (poids forts) valide ; indique un
transfert de donnees sur le bus CD8 CD15.
CXA23 a CXA17 : (E/S). Bus d'adresse bidirectionnel permettant un
adressage jusqu'a 16Mo ; ces signaux ne sont pas latches (memorise)
durant tout le cycle; ils sont valides pendant l'etat 1 du signal BALE
et peuvent etre memorisee par une carte extension sur le front
descendant de ce signal.
MEMWR* : (E/S). Actif a l'etat 0, ce signal est une commande d'ecriture
d'une donnee dans la memoire .
MEMRD* : (E/S). Actif a l'etat 0, ce signal est une commande de lecture
d'une donnee dans la memoire.
CDATA8 a CDATA15 : (E/S). Poids forts du bus de donnees bidirectionnel
pour des acces sur 16bits.
MEMCS16* : (E). Indique un acces memoire sur 16bits ; ce signal doit etre
commande par un etage collecteur ouvert ou trois etats avec 20mA de
courant a l'etat bas.
IOCS16* : (E). Indique un acces entrees-sorties sur 16bits ; ce signal
doit etre commande par un etage collecteur ouvert ou trois etats avec
20mA de courant a l'etat bas.
MASTER* : (E). Cette ligne utilisee avec une demande d'acces DRQ/DACK
permet la prise de controle du systeme par un processeur ou un
controleur DMA place sur le bus extension.
Le bus extension genere un DRQ ; le controleur DMA envoie un DACK si la
demande est autorisee ; a la reception de ce signal le controleur du bus
externe doit positionner a 0 la ligne MASTER qui permet la prise de
controle reelle des bus a partir du bus externe (le rafraichissement des
DRAM est assure par le processeur externe si la prise des bus est > 16
micro.s). En general cette fonction n'est pas utilisable.
IRQ10 a IRQ12: (E). Signaux de demande d'interruption geres par le
controleur d'interruption 8259 esclave. Actif sur un front montant, si
le signal reste stable jusqu'a l'acquittement.
IRQ14 a IRQ15: (E). Signaux de demande d'interruption geres par le
controleur d'interruption 8259 esclave. Actif a l'etat 1 si le signal
reste stable jusqu'au moment de l'acquittement.
DRQ0, DRQ5 a DRQ7 : (E). Lignes de demande d'acces direct memoire DMA
canal 0,5 a 7 ; le signal doit rester actif a 1 jusqu'a reception du
signal d'acquittement correspondant DACK.
DACK0*, DACK5* a DACK7*: (S). Signaux d'acquittement d'une demande d'acces
DMA canal 0, 5 a 7. Ces lignes sont actives a l'etat 0.