DER PHASE 3   400 bps PSK DATA DEMODULATOR

von James Miller, G3RUH; Übersetzung DL2LUX

Vielen Dank für den Erwerb dieser Leiterplatte. Sie wird Ihnen ermöglichen, die Telemetrie von Oscar-13, Oscar-21 und zukünftiger P3 Satelliten dekodieren. Sie öffnet einfach die Tür zur neusten Betriebsinformation, ebenfalls zu faszinierenden Studien der " Gesundheit" der Satelliten, ihrer Steuerung und Regelung.

Selbstverständlich juckt es Sie, die Platine selbst mit Bauteilen zu bevölkern! Oder vielleicht haben Sie eine fertig bestückte Leiterplatte erworben. In beiden Fällen, bevor Sie weitermachen bitte nehmen Sie sich ein paar Minuten Zeit um die Bemerkungen mit dem Titel "Letzte Schritte zuerst" zu lesen. Sie zeigen Ihnen, wie Sie das Bord in Ihre Station integrieren und es ist hilfreich im voraus darüber Gedanken zu machen. So wurde dies der erste Teil dieses Handbuches! Danach gehen Sie zu den anderen Kapiteln mit den technischen Details und Konstruktionshinweisen.

Wenn Sie ein leeres Bord erworben haben, dann werden Sie zuerst alle benötigten Bauteile zusammen suchen und dann die Leiterplatte bestücken. Sie können die Leiterplatte testen und wenn Sie sie korrekt mit guten Bauelementen bestückt haben, dann wird sie sofort funktionieren. Die Leiterplatte benötigt keinen Abgleich.

Angenommen Sie haben eine komplette Leiterplatte und wollen sie in Ihre Station integrieren. Die nächsten Unterpunkte dieses Kapitel zeigen Ihnen dies unter den Titeln "Einbau in ein Gehäuse", "Interne Verdrahtung" und "Leben einhauchen".

Sie werden die Leiterplatte wahrscheinlich in ein Gehäuse einbauen wollen. Es gibt viele Möglichkeiten dies zu tun, diese Bemerkungen sind Leitfaden hierfür.

Es gibt vier Montagelöcher an den Ecken und ein fünftes in der Mitte (aber nicht genau in der Mitte) der Leiterplatte. Sie können lange Schrauben und zylindrische Distanzstücken verwenden oder einfacher schraubbare Distanzstücke in der gewünschten Höhe. Eine andere Möglichkeit der Montage der Leiterplatte ist die Verwendung von Führungsschienen.

Wenn Sie die LED's an der Frontseite haben wollen, dann montieren Sie die Leiterplatte mit der schmalen Seite nach vorn. Die LED's können auf der Leiterplatte angelötet sein und durch Löcher in der Frontplatte gesteckt werden. Die Kathode erkennt man an der schmalen Seite der LED oder am kürzeren Anschlußdraht. Auf der Leiterplatte ist die Kennzeichnung "K".

Der LED- Zeile kann auf der Leiterplatte montiert werden, aber Sie werden die Anzeige sicher an einem anderen Punkt montieren wollen. So können Sie ein Hosenträgerkabel verwenden mit einem Stecker auf der einem Seite und einer Fassung an der anderen Seite. Auf diese Weise kann die Leiterplatte in jeder Position in das Gehäuse eingebaut werden.

Alternativ können Sie einen rechtwinkligen 20-Pin- Adapter herstellen (verwenden). Dieser läßt sich einfach aus einem 20-Pin Stiftsockel (Wire wrap) machen. Biegen Sie die Anschlußstifte um 45 °, kürzen Sie diese entsprechend und löten Sie eine 20polige IC- Fassung an. Dann stecken Sie diesen Adapter in die Fassung auf der Leiterplatte U11 und stecken das LED- Zeile in diesen Adapter.

Jetzt können Sie die Löcher für die Frontplatte festlegen. Sie können einen Einschalter und vielleicht die Audio- Eingangsbuchse an der Frontplatte anbringen. Weil ein Punkt der LED- Zeile ständig leuchtet ist eine "Ein"- Anzeige bereits vorhanden. Wenn Sie eine "UP/Down" - Steuerung des Empfängers planen, dann ist hierfür ein "Ein/Aus"- Schalter vorzusehen.

Die Rückseite erhält eine Sub- D- Buchse (25polig) für den RS232- Ausgang (oder eine 9polige nach AT Standard, wenn bevorzugt), eine Buchse für die Spannungsversorgung und eventuell die Audio- Eingangsbuchse. Manche Computer verwenden auch eine 20polige Buchse für die RS232- Schnittstelle. Wenn Sie die "UP/Down"- Steuerung verwenden, dann benötigen Sie hierfür auch noch eine Verbindung. Eine gute Idee ist hierbei den Audio- Eingang und die "Up/Down"- Funktion zu verbinden und eine 5polige DIN- Buchse zu verwenden.

Jetzt haben sie die Leiterplatte und die Buchsen/Stecker in ein Gehäuse eingebaut und die interne Verdrahtung kann beginnen. Sie könne dies auf verschiedenen Wegen machen.

Eine Möglichkeit ist SIL- Buchsen auf die Leiterplatte zu löten und SIL- Stecker für die Verbindung zu den Buchsen im Gehäuse zu verwenden. Auf diese Art läßt sich die Leiterplatte leicht demontieren, wenn nötig. Eine andere Möglichkeit ist Lötstifte zu verwenden, zu dem die Drähte der Leiterplatte und auf der anderen Seite zu den Buchsen geführt werden. Eine dritte Möglichkeit ist einfach Drähte anlöten, die von den Lötpads auf der Leiterplatte zu den Buchsen im Gehäuse führen.

Die Spannung wird zur Buchse P3 geführt. Pin 1 und 3 haben Masse, Pin 2 in der Mitte führt +12 Volt. Sie können eine Spannungsversorgung von mindestens 8 Volt, bis zu einer Spannung von 18 Volt verwenden, ab der die Schaltkreise verdampfen werden. Die 12 Volt Stabilisierung ist nicht kritisch. Der Spannungseingang ist gegen Verpolung durch Dioden geschützt. Das System zieht 60 mA, wenn alle LED's leuchten.

Der Audio- Eingang bietet zwei Empfindlichkeiten. Nutzen Sie P1, die Pin 3 und 2 (Masse), wenn Ihr Signal größer ist als 0,5 V Spitze- Spitze (ein Kassettenrecorder vielleicht). Im anderen Fall nutzen Sie Pin 1 - 2 (Masse). Im Zweifel nutzen Sie 3 und 2. Zu großer Input richtet keinen Schaden an.

Die Up- und Down - Signale zur automatischen Feinabstimmung des Empfängers werden erzeugt, sobald an der LED- Zeile LED 4 oder 7 leuchtet, d. h. Mittenfrequenz +/- 2 LED's. Der LED- Strom treibt ebenfalls einen Optokoppler mit galvanisch getrennten Transistorausgängen. Diese können durch den Jumper JP1 konfiguriert werden: entweder als Pull-Up mit einem gemeinsamen "High" oder als Pull-Down mit gemeinsamen "Low".

Die Emitter, Kollektor und Return sind gekennzeichnet mit "e1", "c1", "R" für Down und "e2", "c2", "R" für die "Up"- Schaltung. Es ist ein kleines Verdrahungsbild auf der Leiterplatte. Der RX wird an P2 angeschlossen, dort gekennzeichnet mit "DN" für Down und "UP" für Up.

Installieren Sie die Jumper oder Drahtbrücken wie folgt:

Pull-Up mit gemeinsamen "High"                  Pull-Down mit gemeinsamen "Low"

Sind Sie unsicher etwas durch eine falsche Auswahl zu zerstören? Die Photo- Transistoren sind verpolungssicher, aber es ist günstig, sie "reverse" zu betreiben. Die Schaltung ist massefrei und isoliert von der Spannungsversorgung und deshalb an jedes Abstimmungssystem mit positiver oder negativer Spannung, mit positivem oder negativem Sinn angepaßt werden. Ein Schalter zur Freigabe der Abstimmung ist unerläßlich; Beide Verbindungen "Up" und "Down" werden durch einen Schalter unterbrochen.

Der 20polige Steckverbinder P6 wird für den Anschluß von Acorn BBC-B und C64 Computer benötigt, er wird für IBM-PC nicht benutzt. Diese nutzen die RS232 - Schnittstelle.

Die RS232 Signale liegen an P4. Pin 1 ist Masse (RS232 D-25 Pin 7). Pin 2 ist "RXD" oder Receive Data (RS232 D-25 Pin 3) und überträgt Daten mit 1200 Baud, 8N1 immer dann, wenn ein Datenblock vom Demodulator erkannt wurde. Pin 3 ist "CTC" (RS232 D-25 Pin 5) und geht auf "High" für die Dauer eines jeden Datenblocks, etwa 10,3 Sekunden. Pin 4 ist ständig "High" wenn das Bord unter Spannung steht und kann dazu benutzt werden, dem Computer von der Existenz des Dekoders zu berichten: "DSR" (RS232 D-25 Pin 6). Oder es kann benutzt werden, um ein anderes Signal auf "High" zu ziehen. Oder man ignoriert es. Das bekannte IBM-PC Programm P3C.EXE benötigt es nicht.

Oscar-13 sendet die meiste seiner Telemetrie mit 400 bps in PSK. Frequenzen sind die General Bake auf 145,810 MHz, 435,656 MHz und 2.400,646 MHz. Manchmal kann die stärkere Ingenieur- Bake für wenige Minuten auf 145,983 MHz oder 435,677 MHz gehört werden.

Die Daten sind in 512 Byte großen Blöcken enthalten, eingeleitet durch vier Byte einer Sequenz zur Synchronisation (Hex 39 15 ED 30), gefolgt von zwei Byte Checksumme (CRCC) und danach von einer Pause von 3 Sekunden mit hex 50. Ein Byte besteht aus 8 Bit und wird seriell gesendet, das höchstwertigste Bit (MSB) zuerst.

Es gibt verschiedene Arten von Blöcken, Text und Daten. Die Blöcke werden durch die ersten zwei Bytes identifiziert, welche Buchstaben und Leerzeichen sind. Die Buchstaben Y, K, L, M, N kennzeichnen Textblöcke, während Q Datenblöcke kennzeichnet. Der gesamte Zyklus dauert 145 Sekunden.

Textblöcke enthalten ASCII Bulletins über betriebstechnische Dinge. Datenblöcke bestehen aus 128 Byte hexadezimalen Daten, wie Statuspunkten, Leistung, Temperatur etc., historischen Daten und Klartext.

Die komplette Spezifikation ist im "Amsat-UK Oscar 13 Operations and Technical Handbook" der Amsat-UK enthalten, zu beziehen über Amsat-UK, London E12 5EQ, England oder weltweit über andere Amsat- Gruppen.

Die Telemetrie ist mit 400 Bit/Sekunde Phasenwechsel kodiert, so daß die Nachricht "1" durch einen Wechsel im Datenstrom repräsentiert wird und die Nachricht "0" durch keinen Wechsel. Der Datenstrom ist mit einem 400 Hz Takt "exklusiv verodert", so daß ein Manchester Code erzeugt wird. Danach wird der Datenstrom durch ein Low Pass Filter (3 dB Punkt bei 560 Hz) geführt, um das unerwünschte Seitenband zu entfernen und dann wird es auf den HF- Träger aufmoduliert um die PSK zu erzeugen.[...]

Ein Demodulator macht im wesentlichen die Modulation rückgängig. Der Empfänger muß hierzu auf CW oder USB geschaltet werden, so daß der HF- Träger im NF- Band mit einer Frequenz von ungefähr 1600 Hz erscheint.

Zuerst wird der NF- Träger extrahiert, dann gemischt mit dem original NF- Signal, welches so auf das Unterband (DC) demoduliert wird. Dann wird ein 400 Hz Takt benötigt, der das Bit Erkennungssystem steuert. Die Bits werden durch den Synchrondetektor eingelesen und dann von seriell nach parallel konvertiert.

Die prinzipiellen Funktionen des Dekoders sind: Träger wiederherstellen, Bit- Takt wiederherstellen, Bit- Erkennung, Bit/Byte Umwandlung. Dies wird im folgenden beschrieben.

Die Trägerrückgewinnung wird durch einen digitalen PLL- Schaltkreis realisiert. Dieser hat keinen analogen Oszillator. Statt dessen verfügt er über einen quarzgenauen Takt, der die Mittenfrequenz, die Auflösung und die Bandbreite bestimmt. Die Trägerfrequenz wird durch einen programmierbaren Teiler festgelegt. Die Teilung kann optional durch einen Drehschalter (hexadezimal kodiert) variiert werden. Die voreingestellte Trägerfrequenz ist 1584 Hz; genau 153600/97 = 1583,51 Hz. Die Zahl "97" ist variable und kann zwischen 65 und 128 eingestellt werden. Dies ist das Ergebnis der Stellung von SW1 und der Stellung von JP2 plus 65. SW1 und JP2 sind voreingestellt auf "0" und "32". Die PLL hat einen "off-tune"- Ausgang, der genutzt wird um die LED- Zeile und die galvanisch getrennten "UP/Down"- Ausgänge anzusteuern. Diese Ausgänge können mit dem Mikrofonstecker verbunden werden und high- aktiv (Yaesu TF736R) oder low- aktiv (für die meisten anderen Geräte) arbeiten.

400 Hz Takt- Rückgewinnung wird durch eine quarzgesteuerte PLL erzielt. Damit ist die PLL immer genau auf der Frequenz. Diese Genauigkeit ist phänomenal. Wenn der Empfang eines Blockes gestartet wurde und man schaltet den Empfang für 10 Sekunden aus, schaltet danach wieder ein und kann die restlichen Zeichen des Blockes problemlos empfangen.

Die Bit- Erkennung wird durch ein linear gekoppeltes Filter bzw. einen Korrelator realisiert. Ein anderer Name hierfür ist "Spot Deconvolution". Die Unterband- NF, d. h. NF nach der Trägerentfernung ist ein analoges Abbild der angenommenen Bit- Form in Echtzeit und das Ergebnis wird in einer integrierten Schaltung zusammengefaßt. Die ermöglicht das maximal mögliche Signal / Rausch Verhältnis für die Entscheidung, ob eine "1" oder eine "0" empfangen wurde.

Die "Bit Processing"- Baugruppe verarbeitet den empfangenen 400 bps Datenstrom, sucht nach den vier Synchronisations- Bytes und löscht den 514 Byte Zähler ("Block"), wenn in Block empfangen wurde. Die Bits werden in Bytes an das Parallelport ausgegeben und an den seriellen Port RS232 mit 1200 Baud, 8N1.

Das ankommende NF- Signal wird durch U10 verstärkt, in Abhängigkeit davon ob am P1 das Pin 1 oder Pin 3 genutzt wird mit der Verstärkung von 1 oder mit der Verstärkung von 10. Die NF durchläuft die Trägererzeugung, die auf dem PLL- Schaltkreis U8 basiert. Die NF liegt begrenzt durch U9 an Pin 1 an. Das 4Bit-Schieberegister U36 ist an Pin 15 mit der 16-fachen Trägerfrequenz getaktet und erzielt so eine Verzögerung von 1/4 Taktzyklus. Dies ist exklusiv verodert mit dem original Signal, so daß jeder Takt einen halben Takt mit der Doppelten Trägerfrequenz an U7 Pin 3 erzeugt. Dies ist der Input für die PLL- Schaltung. Die Trägerfrequenz wird bestimmt durch den programmierbaren Teiler U5, U6. Es gibt drei Ausgänge der PLL- Schaltung; das "Lock"- Signal, das zur Ansteuerung der LED D7 dient; die Frequenz Fehler Spannung, die zur Ansteuerung der LED- Zeile U26 und U11 dient; den zurück gewonnenen Träger an U4 Pin 6.

Der letztere treibt einen analogen Vervielfacher U31 und U10 Pin 7. Wenn U31 Pin 13 auf "High" ist, dann ist U10 nicht- invertierend, ist es auf "Low", dann ist er invertierend. So wird die ankommende NF im Takt der Trägerfrequenz umgeschaltet (kommutiert). Diese Mischung oder Multiplikation ergibt zwei Seitenbänder. Das untere Seitenband (Unterband) ist erwünscht, und ein 3-pol Filter U10 Pin 8 und angeschlossene Komponenten entfernen das obere, sowie HF- Rauschen.

Das "Manchester kodierte" Signal liegt gepuffert an U10 Pin 14, und über den Begrenzer U9 an Pin 7 wird eine andere digitale PLL, basierend auf U34 gespeist, welche das 400 Hz Taktsignal auf die gleiche Art gewinnt, wie der Träger gewonnen wurde. Dieses Taktsignal liegt an TP2 und ist bi-phasig. U38 und U39 sind ein Paar Vorwärts/Rückwärts Zähler, die genutzt werden um dieses bi-phasige Signal zu zerlegen.

Während alle Bits einen Mittel- Bit Durchgang (Übergang ) haben, gibt es nicht immer einen Zwischen- Bit Übergang (wenn ein Phasensprung vorliegt d. Ü.). Wenn der Zähler durch diese beiden Übergänge getaktet wird, in der einen Richtung durch die Mittel- Bit Übergänge und in der anderen Richtung durch die Zwischen- Bits, dann erfolgt eine Aufsummierung in der einen oder anderen Richtung.

Wenn der Zähler 0 oder 255 erreicht, dann wird ein Weiterzählen durch D6 verhindert. Das höchste Bit dieses Zählers wird benutzt, um die korrekte Phase an U40 Pin 5 zu selektieren.

Die Analogschalter U29 und U30 bilden gemeinsam mit dem Integrator U37 einen Korrelator. Der 16stufige Schalter wird pro Bit weitergeschaltet und das Unterband- Signal am U29 und U30 Pin 3 schaltet die skalierbaren Widerstände R21-R24. Das unmittelbare Ergebnis hiervon ist der Zustand des Integrators U37 Pin 7. Auf diese Weise wird jedes eintreffende Bit analog multipliziert mit einer Kopie der angenommenen Bit- Form und die "Punkte" werden aufaddiert. Dies erzeugt ein Maximum an Immunität gegen Rauschen, das per Definition gänzlich kein Signal ist und nur zu einen "Low"- Punkt beiträgt. Am Ende einer Bit- Periode

wird das Zeichen von U37 Pin 7 über den Begrenzer U41 Pin 7 zum Bit- Detektor U12 Pin 5 geführt. Der Integrator wird dann genullt durch einen Impuls von U31 Pin 5.

Nachfolgende Stufen wandeln den Bit- Datenstrom in Formate um, die durch angeschlossene Computer gelesen werden können. Ein Differential- Dekoder wird durch das Schieberegister U12 Pin 13 und das EXOR U15 Pin 4 gebildet. Der Datenstrom wird in den Schieberegister Puffer gespeist, wo 8 Bit gespeichert werden. Weiterhin wird der Datenstrom in den Synchroncode- Dekoder U14 gespeist. Dieses Schieberegister zusammen mit dem EXOR U15 Pin 10 bildet ein rückgekoppeltes System. Wird es getaktet, dann erzeugt es eine 32 Bit lange Sequenz, die identisch ist mit der Blocksynchronisation Hex 39 15 ED 30.

Diese wird Sequenz mit den eingehenden Daten verglichen. Wenn sie identisch ist, dann führt das EXOR- Gate U15 Pin 3 ein "Low" und die Sequenz taktet. Stimmen die Daten nicht überein, wird dieses System zurückgesetzt. Wenn der Sequenzer fällig ist, dann geht U18 Pin 8 nach "high" und löst die Blocksteuerung aus.

Die Blocksteuerung basiert auf einem 13stufigen Zähler, der von U20 und U19b gebildet wird und der es ermöglicht bis 514 Bytes (4112 Bits) zu zählen. Jedes achte Bit erzeugt ein Strobe- Signal durch U18 Pin 6 und taktet das Byte in dem Seriell- Wandler bestehend aus U21 und U22.

Alle Systemtakte werden vom 4,9 MHz Quarz- Oszillator- Schaltkreis U1 abgeleitet. U2 teilt den Takt durch 12 und stellt 1024 x 400 Hz für die Bit- Takt PLL zur Verfügung.

Der Regler REG1 stellt stabilisierte 5 Volt für die meisten der Schaltkreise zur Verfügung. Der Operationsverstärker U37 Pin 14 stellt die halbe Betriebsspannung für die Operationsverstärker und linearen Teile der Schaltung zu Verfügung.

U28 und U9 sind Puffer zwischen der 5 Volt HC- CMOS- Logik und der auf 12 Volt basierenden analogen Schaltung.

TEIL 4 - STÜCKLISTE

5. Prüfen Sie mit dem Oszilloskop und/oder dem Frequenzzähler, ob folgende Taktfrequenzen anliegen:

6. Stellen Sie Ihren NF- Signalgenerator auf 1584 Hz Sinus, 4 Volt (Spitze- Spitze) (2,8 V effektiv) und speisen sie dieses Signal an P1 Pin1 mit Pin 2 als Masse ein. Oszilloskop 100m s/Teil. Verbinden Sie den Triggereingang des Oszilloskops mit TP1 (CAR) und lassen Sie sich die Signale von U10 Pin 1 und Pin 7 anzeigen. Vergleichen Sie mit Bild 1. Die Kurven können auch invertiert sein. Es können an Pin 7 Jitter und Flimmern auftreten. Die LED "Carrier Lock" leuchtet. Variieren Sie die NF- Frequenz langsam von 1550 bis 1625 HZ und überprüfen Sie wie der Punkt auf der LED- Zeile sich entsprechend verschiebt.

BIT TAKT RÜCKGEWINNUNG

7. Brücken Sie den Jumper JP4 um das Carrier Loop System außer Betrieb zu nehmen. Stellen Sie Ihren NF- Generator auf 200 Hz Sinus (+/- 2 Hz), 4 Volt (Spitze- Spitze) (2,8 V effektiv) und speisen sie dieses Signal an P1 Pin1 mit Pin 2 als Masse ein. Oszilloskop 1ms/Teil.Verbinden Sie den Triggereingang des Oszilloskops mit TP4 (CLK) und lassen Sie sich die Signale von TP5 (EYE) und TP3 (ID) anzeigen. Vergleichen Sie mit Bild 2. Die Kurven können auch invertiert sein. Die LED "Clock Lock" leuchtet sobald die Testfrequenz im Bereich von +/- 2 Hz liegt. Entfernen Sie zum Schluß die Drahtbrücke an JP4.

 

GESAMTTEST

8. Zu diesem Punkt arbeitet die PLL ok. Weitere Versuche benötigen ein wirkliches PSK Satellitensignal. (Anmerkung des Übersetzers: Es ist auch ein Test mit PC + Soundkarte + PSK.EXE von F1HDD möglich. Siehe ZUSÄTZLICHE QUELLEN). Warten Sie bis AO-13 sichtbar ist und ein lautes sauberes Signal hörbar ist. Stimmen Sie auf die Bake ab, bis die Lock- LED's D7 und D8 leuchten und die LED- Zeile auf Mitte steht. Jetzt machen Sie eine Bandaufnahme des Signals. Dies ist unentbehrlich für weitere Tests.

 

9. Wenn Sie ein echtes Signal dekodieren, dann müssen Sie darauf achten, daß die Block- LED D9 in Übereinstimmung mit den Datenblöcken leuchtet. Dies ist ein strenger Test der Bit- Verarbeitung und zeigt, daß der Rest der Schaltung in Ordnung ist. Auf dieser Stufe nutzen Sie Ihr Oszilloskop, um den RS232 Datenstrom während der Blockübertragung an P4 Pin 2 zu prüfen. Die Bit- Rate beträgt 50 Bytes/Sekunde bei 1200 Baud. Es gibt lange Lücken zwischen den Bytes. Prüfen Sie dann auch, daß P4 Pin 3 während der Blockübertragung nach "High" geht und nach "Low" in den Pausen. Bytes sind nur während der Blockübertragung vorhanden.

 

10. Wenn sich reale Signale sich nicht dekodieren lassen, dann verbinden Sie den Triggereingang Ihres Oszi's mit TP4 (CLK), und sehen Sie nochmals nach TP5 (EYE) und TP3 (ID). Zeitbasis 1ms/Teilstrich. Vergleichen Sie mit Bild 3.

Sie können positive und negative Dreiecke, überlagert mit etwas Rauschen sehen. Die Dreiecke müssen ruhig stehen. Wenn sie sich "kräuseln" oder wackeln oder allgemein instabil sind, dann ist der Dekoder nicht eingerastet. Versuchen Sie den Empfänger nachzustimmen. Wenn das nicht klappt, dann arbeitet eine der beiden PLL's oder beide nicht.

Wenn die Dreiecke kerzengerade und ruhig stehen, aber es wird nicht alle 14 Sekunden ein Block erkannt, dann versagt der Synchrondetektor und die Blocksteuerung U14, U19, U20 usw.

11. Wenn Sie nicht in der Lage sind diese Fehler zu korrigieren oder wenn irgendein anderer Fehler auftritt, der nicht auffindbar ist, dann können Sie die Leiterplatte an den Autor zur Überprüfung und Reparatur schicken. Es entstehen keine Kosten hierfür, aber das Rückporto sollte bereitgestellt werden.

 

---

 

TEIL 7 - VERGLEICHS-RICHTWERTE

7.1. BUCHSEN UND STECKER

P1 NF- EINGANG

Pin 1 und 3 NF- Eingang, Pin 2 Masse. NF- Signal vom Empfänger. Pin ist für Signale bis zu 5 Volt (Spitze- Spitze), R _in =100k. Pin 3 hat eine 10fache Empfindlichkeit, maximal 0,5 Volt (Spitze- Spitze), R _in = 10 k.

P2 UP/DOWN EMPFANGSABSTIMMUNG

Pin 1 Down, Pin 3 Up. Galvanisch getrennt durch Optokoppler, gemeinsamer Anschluß Pin 2. Benutzt zur Fernsteuerung des Empfängers. Die Transistorkonfiguration kann durch Jumper JP1 ausgewählt werden.

P3 SPANNUNGSVERSORGUNG

Pin 1 und 3 Masse (minus) Pin 2 + 8 Volt bis 18 Volt DC bei 60 mA. Verpolungsschutz durch Diode.

P4 RS232 OUTPUT

Pin 1 Common. Führt zu Pin 7 bei einem 25poligen RS232-Stecker.

Pin 2 RXD
1200 Baud 8N1 Empfangs- Datenstrom in Blöcken zu 514 Bytes, 50 Bytes/Sekunde. Führt zu Pin 3 bei einem 25poligen RS232-Stecker. Spannungspegel +/- 10 Volt.

Pin 3 CTS
Dieses Signal geht auf High (+ 10 V) während ein Datenblock empfangen wird, sonst auf Low (-10 V). Führt zu Pin 5 bei einem 25poligen RS232-Stecker.

Pin 4 DSR
Dieses Signal ist High (+12V) wenn die Schaltung unter Spannung steht. Führt zu Pin 6 bei einem 25poligen RS232-Stecker.

P5 VERSCHIEDENE AUSGANGSSIGNALE

Pin 1 Common

Pin 2 BIT Clock. 400 Hz TTL- Rechtecksignal, getaktet durch Empfangsdaten. Geht nach high beim Start eines Bit. U22 muß bestückt und Jumper JP3 auf "INT" gesetzt sein.

Pin 3 DATA. 400 bps Daten, TLL. U22 muß bestückt und Jumper JP3 auf "INT" gesetzt sein.

Pin 4 Regeneriertes Ausgangssignal. Entspricht dem Signal am Detektor (TP5), bekannt als "T(+)CLK". 1,8 Volt (Spitze- Spitze), Z_o=6 kOhm. Von manchen Computern verwendet.

P6 PARALLEL OUTPUT, TTL

7.3. JUMPERFUNKTIONEN

JP1 siehe Up/Down Tuning ( Kapitel 1.2.3)

JP2 Grob- Abstimmung. Voreingestellt auf "32". Siehe Hex Schalter SW1 (nächste Seite).

JP3 Auswahl: Spannungsversorgung für Ausgangspuffer. Voreingestellt auf "EXT", d.h. das Parallel- Port (P6) wird durch ein externes Gerät versorgt. Die Puffer können auch an die 5 Volt Versorgung auf der Leiterplatte angeschlossen werden. Dazu muß der entsprechende Leiterzug durchtrennt werden und der Jumper JP3 auf "INT" gesteckt werden.

JP4 Test Jumper. Voreinstellung offen. Träger Vervielfacher gesperrt.

Hex Schalter SW1

Dies ist ein optionaler Abstimmungsknopf. Er programmiert einen Teiler zur Erzeugung der NF- Träger- Mittenfrequenz. Vier Bereiche sind wählbar durch zwei Pin von Jumper JP2. Die Frequenz ergibt sich aus:

F_carrier = 153600/(65+JP2+SW1) [Hz]

Trägerfrequenz Tabelle, Hz. (+) exakte Werte.

(*) JP2 ist voreingestellt auf "32"; wenn SW1 nicht bestückt ist, dann beträgt die Trägerfrequenz 1583,5 Hz.

Hex Schalter SW2

SW2 ist normalerweise nicht erforderlich. Er dient nur für Testzwecke, um die Bandbreite der NF- Träger- PLL einzustellen. Die Position ist voreingestellt durch einen Leiterzug auf hexadezimal "A". Werden alle vier Pins geerdet (Entspricht hex "F"), dann läuft die PLL frei auf der gewählten Frequenz.

Hex Schalter SW3

SW3 ist normalerweise nicht erforderlich. Er dient nur für Testzwecke, um die Bandbreite der 400-Hz Takterzeugung- PLL einzustellen. Die Position ist voreingestellt durch einen Leiterzug auf hexadezimal "B". Werden alle vier Pins geerdet, dann läuft die PLL auf 400 Hz.

Oscar-13 sendet seine Telemetrie kontinuierlich mit 400 bps in PSK. Diese verfügbaren Informationen enthalten Klartext Bulletins mit aktuellen Betriebsinformationen. Zusätzlich wird die komplette Satellitentelemetrie übertragen: Transponderstatus, Navigation, Leistung und Temperatur.

Der originale "AO-10 Daten Demodulator" wurde im Jahre 1984 eingeführt und in Ham Radio (US), Wireless World (GB), Radio Rivista (I) und weiteren Magazinen beschrieben. Seine Funktion war die AO-10, AO-13,

AO-21 Bakensignale aufzunehmen und in einen RS232 oder parallelen Datenstrom umzuwandeln und ihn auf IBM, Atari, Arcon BBC, CBM 64, Spectrum und weiteren Computerfamilien darzustellen. Ungefähr 800 MK I Leiterplatten wurden hergestellt.

Über die Jahre führte ich eine Wunschliste mit Verbesserungen, die auf meinen eigenen Beobachtungen und dem Feedback anderer Nutzer basierte. Als der Stapel mit dem MK I Demodulator aufgebraucht war machte ich eine vollständige Neukonstruktion, jetzt bekannt als "Phase 3 Data Demodulator", die diese Verbesserungen enthält:

• absolut kein Setup notwendig
• keine Potis
• Load-and-go Design
• Lineare NF- Verarbeitung
• Angepaßte Filter
• Verbesserte Auflösung
• CRCC Bytes O/P (514)
• Sauberer RS232 Ausgang
• CAR, CLK, BLK, LED's und LED- Zeile zur Abstimmung
• "Up/Down" Empfängerabstimmung

Der sich derzeit in Entwicklung befindliche Phase 3D Satellit wird das gleiche 400 bps PSK blockorientierte Format für die Ingenieurbake (Telemetrie) benutzen, denn es gibt hierfür ein weites Netz an Bodenstationen. (Experimentelle Module werden sicher ihr eigenes Format haben).

WÜRDIGUNGEN

Professionelle Spitzenqualität, doppelseitig, große Masseflächen, beschichtet, widerstandsfähig und mit gelber Beschriftung. Vier 3,3 mm Montagelöcher. Vollständige Dokumentation.

Nachbausicher. Es gibt absolut keine Einstellungen und keine Potentiometer. Wenn Sie die Leiterplatte sauber bestückt haben, funktioniert die Schaltung sofort: Audio (NF) rein, RS232 raus. Sie benötigen keine Testausrüstung, es sei denn, Sie wollen entdecken wie die Schaltung arbeitet (oder müssen einen Fehler finden). Alles was Sie machen müssen ist auf die AO-13 Bake abzustimmen bis die LED's sauber leuchten. Die Auto- Abstimmung fängt das Signal. Ihre bestehende Anzeige- Software (Terminalprogramm)wird sofort arbeiten.

Leipzig, den 17.08.1999

vy 73

Andy,

DL2LUX

    Copyright© Andreas Bilsing, DL2LUX, upload 17. August 1999