LOGO

實用價廉的 PLL 直讀式 VFO 線路

No.25   1995 Jan.   p70~77,   by 李錦鴻 / VR2GY 香港九龍中央郵局 73328 號信箱



    前幾期介紹過一個半直讀式的 VFO 後,有些朋友認為,雖然不錯,但其實有二大缺 點:

    1. 價格不便宜;因為要連同一台手機使用。

    2. 轉動頻率很麻煩;因為很多自製收發機,尤其是在 CW 作 QRP 低功率時,需要有 兩個訊號源,亦即發射頻率及接收時的本地振盪頻率 (通常與發射頻率相差一個 中頻數 455/465KHz),這時,再利用手機去轉動頻率,就很麻煩了。

    其實,筆者當時已經說過,那個電路原先並非設計在業餘波段的收發機上,而是作為 一個可變化、寬頻帶的訊號源,以應用在一些商業性的無線電系統上。

    現在向大家介紹一個能直接應用在業餘波段 7/14MHz 的實用、價廉又容易製作的 VFO 線路。這個 VFO 線路,可直接與 QRP 發射機連接,QSY 轉變頻率時,一撥即可 ,免除更換石英晶體之累。


Fig 1
圖一:相鎖環路方塊圖。

利用 PLL 相鎖環電路產生各種頻率

    現今市售的成品收發機,大都採用「DDS 數字式直接頻率合成」方法去控制頻率, QSY 時十分方便。但由於大量採用專用 CPU、低噪音高增益的 FET、及整體鑄做的隔 離裝置等,在業餘條件下,少量仿製是十分困難的。

    但是,我們可採用頻率合成的前身,也就是「Phase Lock Loop 相鎖環電路」,以 產生各種頻率,這在目前條件下,是完全可行的。相鎖環路的詳細理論,請參考有關 書籍,這裡只作簡單介紹,如圖一,整個電路大致可分為:

    壓控振盪器部份,它的特點是,振盪器的輸出訊號頻率,在一定範圍內,可隨意改變 ;而改變的係數,是由一個直流電壓去控制的。這種功能,通常由電容二極體,或線 性放大器組成的模擬電感電容所組成的。

    可程式化分頻器,或稱為可變化的除頻器。它負責將 VCO 產生的頻率降低,然後再 輸入到相位比較器去。至於降低的數值,是一個很關鍵的問題,有很多 TTL 或 CMOS IC,都可構成可變化的除頻器。這種除頻器,如果與 BCD 指撥式開關連接 (當然方 可用 CPU 控制),則除頻係數就可自由控制。

    例如把開關撥到 7060 處,就可把 VCO 的輸出頻率除以 7060 倍,然後把這個降低 了 7060 倍的訊號,輸入到相位比較器上去。

    高穩定度振盪器負責產生一個參考頻率;由於它的精確度會影響到整個電路輸出頻率 穩定性,所以要選擇受溫度變化影響較少的石英晶體以及高品質的調整電容來配合。

    相位比較器負責將 VCO 經除頻後的訊號,與參考頻率相互比較,如果兩者的相位完 全相同,即頻率一致,就產生最大的直流電壓輸出 (通常會先經過濾波器);這個電 壓又加在 VCO 的頻率控制部份上。


工作原理

    從上述的過程中,可以看到一個閉合的環路 (LOOP),彼此互相影響著。而電路是怎 樣從隨機狀態,進入鎖定狀態的呢?

    首先,我們假設參考頻率振盪器將 1KHz 的穩定訊號,加在相位比較器的一個輸入端 上;而 VCO 壓控振盪器,用一個 VR 可變電阻,調節電壓。而控制輸出頻率變化; 例如在 7766KHz,經過可程式化分頻器除頻後,便得出 1.1KHz (7766 ÷ 7060=1.1) ,這個 1.1KHz 訊號亦輸入到相位比較器上,與 1KHz 進行鑒相。由於有相位差,因 此,輸出電壓不夠大,亦不能對 VCO 產生影響,電路依然不穩定。

    當我們再調節 VCO 的 VR 時,假設頻率繼續變化到 7364KHz,經過分頻後,得出 1.05KHz 訊號 (7364 ÷ 7060=1.05),再加到相位比較器上,與 1KHz 鑒相;這時的 直流輸出就會比較大,影響到 VCO 的輸出頻率改變,使 VCO 振盪頻率,由 7364KHz 趨向 7060KHz;而頻率越趨向 7060KHz,經除頻後的訊號越接近 1KHz,也使相位比 較器的直流輸出越大,進而使 VCO 輸出頻率達到 7060KHz 為止。

    簡單來說,當調節 VR,使 VCO 振盪頻率在 7060KHz 附近時,電路會自動通過回輸 環路,使輸出頻率鎖定在 7060KHz,而穩定下來。如果再將 BCD 指撥開關撥到 7050KHz 上,則除頻器的係數也會跟著改變。原來的 7060KHz,總除頻得出的訊號, 亦會大於 1KHz,這樣,相位比較器的輸出就不足以鎖定 VCO,因而 VCO 的頻率便飄 移,飄移到 7050KHz 附近,便逐漸鎖定,最後在 7050KHz 處穩定下來。


改變分頻器的係數,使 VCO 輸出不同的頻率

    從上述過程推想可知,改變分頻器的係數,就可使得 VCO 輸出不同的頻率,而此頻 率的穩定度,理論上是與參考頻率相同,這就是 PLL 相鎖環電路能產生多個穩定頻 率的道理。

    在實際電路上,可以直接產生 7MHz/14MHz 的 PLL 電路並不簡單;例如可程式分頻 器,CMOS 器件勉強可工作到 7MHz;TTL 亦能到 14MHz,但工作到 21-30MHz,甚至 144MHz 時,就只有 ECL 器件 (發射極交連邏緝) 才能勝任。

    至於 VCO 方面,MOTOROLA 的 MC1648 可工作到 225MHz,當配合同廠的 MV201 電容 二極體時,用在 30MHz 以下的業餘波段,是絕無問題的。


先用低頻 PLL 電路再加以倍頻

    但是,由於市場需求問題,ECL 分頻器和 MC1648、MV201 這些器件,在本地並不容 易找到,因此,筆者在這裡介紹一個折衷方法。用一些較低頻率的器件,做成 PLL 電路,產生可變頻率後,再採用倍頻的方法,以獲得目標上的頻率。 最容易找到的低頻 PLL 器件有 MC4024、MC4044、MC14046 等 VCO,而可變分頻器 (BCD 碼) 有 TTL 74192、CMOS CD40192、MC4026 等,它們可工作到 3MHz,因此在 700KHz 及 1.4MHz 上,就勝任有餘,再經 10 倍頻後,便可得到 7MHz 及 14MHz 了 。


Fig 3
圖三:用 74147 及單刀十擲開關來代替指撥式開關。

電路說明

    實際的完整電路如圖二。 (圖二:PLL 直讀式 VFO 電路。請用 300 dpi 列印) 首先由 MC14060 負責振盪和分頻,它配合 4096KHz 的石英晶體,在產生振盪後,再 分頻,得出 1KHz 訊號後,再經 MC14017 再除 10 倍,便得出 100Hz 的穩定參考頻 率。

    相位比較器和 VCO 是由 MC14046 完成,經過試驗後,電路上的數值已經可以固定下 來,無需再用 VR 去調整 VCO。

    分頻器則用 CMOS 的 MC140192 或 CD40192,而與它們配合的 BCD 指撥式開關,在 很多電子零件店都可找到,它在很多自動控制電路上,仍廣泛應用著。如果確實難找 ,則可用 TTL 74147 的編碼 IC,加上單刀十擲開關來代替,如圖三,這樣還很有古 典味呢!

    如果對單晶片微電腦有心得,方可把各個 CD40192 的 BCD 輸入端,接到單片機的 I/O 去,這樣,轉換頻率及呼叫記憶系統內的資料,就更方便,而且,很多單片機都 有 LCD 顯示,各種參數就一目瞭然。

    這個 PLL 電路的輸出,在 500KHz ~ 800KHz 之間,經 10 倍頻後,便可得 5000KHz ~ 8000KHz,完全包括 7000 ~ 7100KHz 的業餘波段,這時,分解度是 1KHz。

    再經 2 倍頻後,便可在 10000-16000KHz 之間,這便涵蓋 10MHz 和 14MHz 的業餘 波段,但分解度降低到 2KHz。

    理論上,3 倍頻及 4 倍頻後,亦可包括 21、24 及 28MHz 的波段,但分解度亦下降 到 3KHz 和 4KHz 了。

    提高分解度的方法其實不複雜,只要增加 CD40192 及 BCD 開關便可,讀者有興趣的 話,可附回郵信封來索取。

    至於倍頻電路用的線圈,可用 FM 收音機 10.7MHz 的中週線圈,除掉其底部內接的 諧振電容 (約 50-80pF),在 7MHz 時,可用 100pF ~ 120pF 代用;14MHz 則用 20pF ~ 25pF 代用便可。


電路板及銲接

    當我們進行製作時,可以按照圖四,先做一塊印刷電路板。由於有很多引線都經過兩個 IC 腳之間,所以做印刷電路板的過程,一定要特別小心,做好後,亦要用強光在正面及背面照射,檢查電路有沒有短路及開路現象,先加以 修補才能應用;如果開路或短路太多,就應另行製作。
(圖四:印刷電路底版 (VR2XYQ繪)。請用 300 dpi 列印)
(圖四的零件排列。請用 300 dpi 列印)
(圖四的零件面。請用 300 dpi 列印)

    銲接時,先把各個 IC 座裝上,然後是各個電阻、電容、可變電容和石英晶體等。銲 好後,小心檢查是否有虛銲或短路,電解質電容亦要分清楚正負極性。

    4096KHz 的石英品體如果沒有 HC49U 體積的,用其他相同頻率的外型方可代替。由 於本電路主要是用 100Hz 做參考頻率,如果很難找到 4096KHz 石英晶體,可用其他 數值晶體,再配合分頻器來做成,例如用 3276.8KHz 的常見晶體,配合 MC4020,方 可得出 100Hz 訊號。


調整及測試

    銲接好,檢查無誤後,先不要插上所有 IC,再用萬用電表的 Rx1K 檔,量穩壓 IC LM7810 (7806) 的輸出腳端 (即各 IC 正負端),紅棒接地,黑棒接正極,查看正負 極是否短路。正常時,表針只略為擺動一下 (因電解電容充電),然後再回到無限大 處。如果一切正常時,請按照下列步驟:

  1. 先插上 4060IC,再用示波器去觀察第 9、1 腳是否有波形產生,這些都是方形 波訊號;然後用頻率計去量第 9 腳訊號,理應顯示 4096KHz;如果偏差太大,則要 調整可變電容,使最小有 5 個數位的頻率相同,即是 40960X ,再檢查第 1 腳的波 形,如果穩定在 1.0000KHz 上,就對了。

    在沒有任何儀器幫助下,測試本電路,若一切正常就好辦,但如果有故障時,就很難 排除。不過,1KHz 的訊號是在音頻範圍內,可用晶體耳塞或音頻放大器,檢查它是 否存在。

  2. 插上 10 倍分頻器 4017,它的 12 腳應有 100Hz 的訊號,用示波器來觀察時 ,會顯示出很好的方波訊號,而幅度則在 10V 峰值左右。
    Fig 5
    圖五:用音頻訊號產生器及示波器,觀察 4046 的第 3、4 腳訊號變化。

  3. 拔去 4017,插上 4046,再用導線把 4046 的第 3、4 腳短路,再由第 14 腳 ,用音頻訊號產生器,輸入 300KHz ~ 900KHz,幅度是 5V 峰值訊號正弦波,用示波 器觀察 4046 的第 3、4 腳訊號,如圖五,應同樣出現一個同頻率的方波訊號。

    如改變輸入頻率時,這個變化範圍,也就是 4046 的鎖相範圍;當電源電壓升高時, 它的範圍會變大,而鎖相頻率的低端和高頻亦升高,正常時,應包含 500 ~ 800KHz 的範圍。

    如果鎖相頻率範圍低端,高於 650KHz,或高頻低於 750KHz,都要調整 360pF 的雲 母電容。

  4. 裝上接在 4046 後的第一個 40192,將 4046 第 3、4 腳的短路線去掉,再把 40192 第 11、13 腳短路;同時把 40192 第 15、10 腳短路至 +VCC,而第 9、1 腳 短路至地,就等於把它處於 5 分頻狀態測試。

    同樣在 4046 第 14 腳輸入音頻訊號,用示波器觀察 4046 第 4 腳,正常時,示波 器上的方形波頻率,應是音頻訊號產生器的 5 倍。

    如果把音頻訊號產生器由 100KHz 掃描到 200KHz,則示波器的訊號顯示,就可能由 500KHz 到 1000KHz,這當然要視 4046 的鎖相範圍而定。這樣的結果,表示電路已 經有 5 倍乘頻的功能。

  5. 裝上第二個 40192,同時將第一個 40192 的 11、13 腳短路線去掉,改接在第 二個 40192,同時亦把它的 10、15 腳短路到 +VCC 上,第 1、9 腳短路至地端,此 時,即是兩個 40192 都在 5 分頻狀態,串接起來,就變成除 55 倍了。

    測試時,應從音頻訊號產生器輸出 10KHz ~ 20KHz 的訊號,再觀察 4046 的第 4 腳 ,能否產生 500 ~ 1000KHz 訊號,如是,則表示電路有的倍乘頻功能。

  6. 重覆第 4 及 5 步驟,測試第三及第四個 40192,直至電路有 555 倍及 5555 倍乘頻功能為止。

  7. 裝上第五個 40192,這個 IC 的作用看似奇怪,因為它的 ABCD 輸入全接到地 端去,即是 0 分頻了。實際上,它純粹是提供進位訊號的,如果沒有它,第 4 個 40192 在 7、8、9 分頻時,都不能穩定工作了。

  8. 把音頻訊號產生器去掉,重新裝回 4017,再用示波器及頻率計,測量 4046 第 4 腳訊號,應該穩定在 555.5KHz 上,跟著,就可將各個 40192 的 ABCD (第 15、1 、10、9 腳) 控制端的短路線,全部取消。

  9. 要改變各個 40192 的分頻係數,可以用 BCD 指撥開關,每撥動任一開關,就 改變對應的 40192 的分頻率數,等於改變整個乘頻係數;4046 的輸出頻率也就會改 變,達到產生各種不同頻率的目的。

    當我們用指撥開關時,只能產生一組變化頻率,但在收發機上,大多數都另外產生一 個本地振盪訊號,來完成超外差功能,並以此產生中頻訊號。

    我們不可能設想在收發轉換之時,就撥動各個指撥開關一次,因為,即使你的心算神 速,也需 3 ~ 4 秒才能完成。當初筆者利用此 PLL 電路在收發機時,會經試過幾種 方法,現在供給大家參考:

    1. 靈活性最大的就是用 APPLE II 蘋果電腦,通過 6522 介面卡去控制,這樣就 可以使自製的收發機有了頻道記憶、收發不同頻、收發不同模式、定時自動收發、掃 瞄各個頻道、改變發射功率 (與本 PLL 電路無關) 等等功能。

      同時,每每想到有新的控制方式,就立刻可以改變程式來控制,十分方便。但是,用 APPPLE II 控制也有缺點,它有個 14.318MHz 振盪器,在 7MHz 附近有諧波產生,因而產生一些干擾。

    2. 用 PC 電腦,通過 8255 介面卡去控制。

    3. 用 8048 或 8051 等單晶片微電腦控制。前二點筆者都未試過,只是由一些朋友完成,但事隔多年,資料早已蕩然無存。

    4. 用 EPROM 把資料固化下來,將 BCD 指撥開關先接到 EPROM 的地址輸入端,改 變不同的地址,就將不同的資料,交連到各個 40192 上去。

    在實際應用上,如果只需兩組頻率 (收和發) 時,情況就比較簡單,因為發射頻率的 資料就等於地址資料,例如 7058KHz 時,地址是 7058, EPROM 的輸出資料也是 7058 。

    當我們需要另一個接收時,應用的本地振盪訊號是低於發射頻率 455 KHz 時,就要 把另一資料 6603 (7058-455) 燒錄在 EPROM 的另一組 7058 地址上了。亦即先決定 中頻頻率,然後找適當的 EPROM,它的地址容量足夠有兩組頻率,而收發機的 KEY 制控制到最高的地址位,這樣當 KEY 機時,就等於立刻轉換 PLL 的頻率。EPROM 的 輸入及燒錄方法,請參考有關手冊。

  10. 由 4046 輸出的頻率,只是 500.0 ~ 800.OKHz 左右的中波範圍,當然可以用 在中波的廣播上,但並不適合業餘波段用,因此,要經過如圖六的倍頻電路,才可得 到實際的應用頻率。 (圖六:標準的倍頻電路。請用 300 dpi 列印)
      C1 C2 C3 C4 C5 C6
    7MHz 100 80 60 50 68 60
    14MHz 25 20 18 15 20 18
    21MHz 12 10 10 8 12 10
    28MHz 5 5 4 4 5 5

    圖六是標準的倍頻電路,各個零件都很容易找到,其中的線圈是用 5mm 的鐵粉芯線 圈座,用 #28 ~ #32 漆包線繞成,線圈圈數及諧振電容如圖中表列。這個電路在調 整上並不困難,但要留意 28MHz,諧振電容值較小,容易受潛佈電容影響,而有誤差 ,調整時要加倍留意。

  11. 本 PLL 電路的各個零件都很易找到,如果 40192 買不到時,可用 TTL 74192 代用,但電源穩壓用的 IC LM7810 要換用 LM7806; 4017 則可用 7490 代用;4060 則沒有類似的 TTL IC 換用,但可由幾個 7493 串連來代替。

    有些同好可能會說,如多加一、二個 40192,降低參考頻率到 10Hz 或 1Hz,可否將 本 PLL 電路的分解度提高到 5 個位甚至 6 個位,這樣,要調到 7060.23KHz 亦可 以。

    這個試驗,筆者當初亦會進行過,但相信沒有實用價值的,因為本 PLL 電路的鎖定 頻率時間 (或稱捕捉時間),最少需要 0.2 ~ 0.5 秒,用在 CQ CONTEST 已經不大 適合,如果再加一、二個分頻器,則鎖相時間在 5 ~ 10 秒間,這是不能容忍的。

    至於有些商業機為什麼可以達到 7 個位的分解度,而 QSY 一撥即到呢?除了 DDS 不談外,它們大多數採用雙模式分頻方法,如 MC145146、MC145152 等,配合 MC12016、MC12018 等 IC 來完成的,這裡就在此省略。

  12. 本 PLL 電路與本刊第 18 期 75 頁的 5W QRP 的 VFO IN 相連接,再接到第 21 期 61 頁的 40W 放大器,就可成為一台完整的 CW 發射機;但要注意,電源要有足夠容量及濾波能力,否則會影響 PLL 電路的頻率穩定性。

    筆者用這個組合,及自製的收訊機,在時間的容許下,經常用於 14.010 ~ 14.040MHz,在每星期五 13:00 UTC 上線,歡迎各位同好多多指正。 END



雜誌目錄 依順序 雜誌目錄 依主題分類