;$MOD2051 ;Program for 7GHz prescaler P_LE bit P1.7 P_data bit P1.6 P_CLK bit P1.5 P_ce bit P1.4 ; *********** Program begin ***** ; Reset org 0h AJMP start org 30h start: CLR EA nop nop setb P_ce nop nop mov r1,#0 loop_1: mov r0,#0 loop_2: djnz r0,loop_2 djnz r1,loop_1 nop nop nop nop clr P_LE nop nop nop nop loop_3: ;************************** ;b23 clr P_clk clr P_data setb P_clk ;b22 clr P_clk clr P_data setb P_clk ;b21 clr P_clk clr P_data setb P_clk ;b20 clr P_clk clr P_data setb P_clk ;b19 clr P_clk clr P_data setb P_clk ;b18 clr P_clk clr P_data setb P_clk ;b17 clr P_clk clr P_data setb P_clk ;b16 clr P_clk clr P_data setb P_clk ;b15 clr P_clk clr P_data setb P_clk ;b14 clr P_clk clr P_data setb P_clk ;b13 clr P_clk clr P_data setb P_clk ;b12 clr P_clk clr P_data setb P_clk ;b11 clr P_clk clr P_data setb P_clk ;b10 clr P_clk clr P_data setb P_clk ;b09 clr P_clk clr P_data setb P_clk ;b08 clr P_clk clr P_data setb P_clk ;b07 clr P_clk clr P_data setb P_clk ;b06 clr P_clk clr P_data setb P_clk ;b05 clr P_clk clr P_data setb P_clk ;b04 clr P_clk clr P_data setb P_clk ;b03 clr P_clk clr P_data setb P_clk ;b02 clr P_clk setb P_data setb P_clk ;b01 clr P_clk clr P_data setb P_clk ;b00 clr P_clk clr P_data setb P_clk clr P_clk nop nop nop nop setb P_LE clr P_LE nop nop nop nop ;********************** ;b23 clr P_clk clr P_data setb P_clk ;b22 clr P_clk clr P_data setb P_clk ;b21 clr P_clk clr P_data setb P_clk ;b20 clr P_clk clr P_data setb P_clk ;b19 clr P_clk clr P_data setb P_clk ;b18 clr P_clk clr P_data setb P_clk ;b17 clr P_clk clr P_data setb P_clk ;b16 clr P_clk clr P_data setb P_clk ;b15 clr P_clk clr P_data setb P_clk ;b14 clr P_clk clr P_data setb P_clk ;b13 clr P_clk clr P_data setb P_clk ;b12 clr P_clk setb P_data setb P_clk ;b11 clr P_clk setb P_data setb P_clk ;b10 clr P_clk setb P_data setb P_clk ;b09 clr P_clk setb P_data setb P_clk ;b08 clr P_clk setb P_data setb P_clk ;b07 clr P_clk clr P_data setb P_clk ;b06 clr P_clk clr P_data setb P_clk ;b05 clr P_clk clr P_data setb P_clk ;b04 clr P_clk setb P_data setb P_clk ;b03 clr P_clk clr P_data setb P_clk ;b02 clr P_clk clr P_data setb P_clk ;b01 clr P_clk clr P_data setb P_clk ;b00 clr P_clk setb P_data setb P_clk clr P_clk nop nop nop nop setb P_LE clr P_LE nop nop nop nop ;************************** ;b23 clr P_clk clr P_data setb P_clk ;b22 clr P_clk setb P_data setb P_clk ;b21 clr P_clk clr P_data setb P_clk ;b20 clr P_clk clr P_data setb P_clk ;b19 clr P_clk clr P_data setb P_clk ;b18 clr P_clk clr P_data setb P_clk ;b17 clr P_clk clr P_data setb P_clk ;b16 clr P_clk clr P_data setb P_clk ;b15 clr P_clk clr P_data setb P_clk ;b14 clr P_clk clr P_data setb P_clk ;b13 clr P_clk clr P_data setb P_clk ;b12 clr P_clk clr P_data setb P_clk ;b11 clr P_clk clr P_data setb P_clk ;b10 clr P_clk clr P_data setb P_clk ;b09 clr P_clk clr P_data setb P_clk ;b08 clr P_clk clr P_data setb P_clk ;b07 clr P_clk clr P_data setb P_clk ;b06 clr P_clk clr P_data setb P_clk ;b05 clr P_clk setb P_data setb P_clk ;b04 clr P_clk clr P_data setb P_clk ;b03 clr P_clk clr P_data setb P_clk ;b02 clr P_clk clr P_data setb P_clk ;b01 clr P_clk setb P_data setb P_clk ;b00 clr P_clk clr P_data setb P_clk clr P_clk nop nop nop nop setb P_LE clr P_LE nop nop nop nop ;************************** mov a,PCON orl a,#00000011b mov PCON,a jmp $ end